功率集成电路的失效通常是由于其输入端的电过载(EOS)造成的。本文阐述了功率集成电路输入端的ESD保护单元的结构，以及它们在遭受EOS攻击时是如何被破坏的。EOS攻击通常是由热插入和导线或路径电感与低ESR陶瓷电容组合引起的瞬态效应引起的。在系统设计中采用一些特殊的设计可以避免EOS的发生，防止其可能带来的危害。
1.概观
在产品开发和生产过程中，总会有一些IC损坏。找出这些IC损坏的根本原因并不总是容易的。有些意外伤害是很难重现的，这个时候会更加困难。有时候，IC的失效表现简直是灾难性的，可能会烧得一塌糊涂。分析这样的情况几乎是不可能的，就像在完全烧毁的房子里找出起火原因一样。
在长期的工作中，力成科技分析了大量用户的故障样本。通过仔细探查受损区域，有时可以准确定位受损部件，这将对查找类似故障的原因有很大帮助。
在许多情况下，器件故障是由高输入电压引起的。
本文后续章节将介绍Buck变换器输入端的结构，给出输入电压过高导致器件损坏的机理，通过不同的应用案例说明输入电压过高是如何发生的，并提供相应的解决方案。
2.降压转换器输入的结构。图1显示了降压转换器ic的基本结构，它包含几个ESD保护单元。
图1
电源的输入VIN由一个大ESD单元保护，保护范围包括内部稳压器和MOSFET，因此可以承受高静电电压。SW端内部通常没有ESD单元，因为大MOSFET本身可以起到ESD保护单元的作用，静态电流可以通过其体二极管流向GND或VIN端，也可以通过它们的击穿特性得到保护。在BOOT端子和SW之间有一个ESD单元，其他小信号端子也有一个小ESD单元，通常和输入串联电阻一起保护这些小信号端子免受静电放电。
在垂直电源IC中，用于保护IC端子的ESD元件的工作电压介于器件的击穿电压和绝对最大工作电压之间，因此可以防止它们在正常工作期间被触发，如图2所示。
图2
ESD单元的设计特性将决定它们的ESD击穿电压、最大抗冲击性和折返特性。
3.ESD和EOS的区别当超过ESD单元箝位电压的过压出现在IC端子上时，IC是否会损坏取决于ESD元件击穿时通过的能量的多少。
ESD(静电放电)和EOS(电气过应力)都是与电压过应力相关的概念，但它们的区别也很明显：
ESD的电压很高(500V)，持续时间比较短(1s)。EOS的电压比较低(100V)，持续时间比较长(一般1s)。力成科技IC的ESD保护单元是按照一定的标准设计的，使其能够承受一定的ESD脉冲能量。这些标准大约是JESD22-A114 (HBM)人体模型的ESD放电过程包括一个陡峭的上升沿和一个约300ns的指数下降过程。充电装置模型的ESD放电过程呈现非常短的振荡脉冲，振荡周期约为4ns。相比较而言，人体模型的ESD放电具有最高的能量水平。
静电放电总是在很短的时间内完成。图3所示为JEDEC定义的人体模型ESD测试方法，先将100pF电容充电到一定电平，然后通过1500电阻将电能释放到被测器件。
图3
因为大部分被测元器件的ESD保护单元击穿电压远低于测试电压，所以ESD测试的峰值电流基本由测试电压和1500电阻决定。在这个波形样本中，测试电压为2kV，导致峰值电流为2kV/1.5k=1.3A。RC时间常数约为150ns，因此波形快速下降，整个过程在1s内。
对于2kV ESD测试，释放的电荷约为0.2 C，可以用来计算ESD时有多少能量进入ESD保护单元。例如，当ESD保护单元的击穿电压为27V时，由2kV人体模型ESD放电脉冲释放的能量约为0.2 C*27V=5.4 J。如果进行4kV的ESD放电测试，该值将加倍至约10.8 J。
当持续时间更长的EOS事件发生时，更多的能量将冲击ESD保护单元，往往超过ESD保护单元的最大冲击能量承受能力，这将在ESD保护单元中积累过多的热量，最终导致严重的破坏性结果。通常，支持ESD保护单元的芯片的其它部分会一起损坏。
4.输入电压过高导致集成电路故障的情况。为了显示实际IC输入的应力限制，我们来讨论RT7285CGE，它是一款18V ACOT降压转换器，额定负载能力为1.5A，采用SOT-23-6封装。其规范列出了以下推荐的工作条件和绝对最大额定值数据：
输入ESD保护单元的击穿电压应比上述绝对最大额定值数据高20V。为了测量实际数据，我们可以使用I/V曲线测试仪，它应该与IC的VIN和GND相连。当我们这样做时，IC的使能端应连接到GND，以保持IC关闭。将曲线测试仪的纵轴设置为100a/p，将其功率极限设置为0.5W让横轴上的电压缓慢上升，最后你会看到波形在25.5V左右突然上升，这意味着RT7285C的VIN端ESD保护单元的击穿电压VIN这个值。由于曲线测试仪的功率有限，流经ESD保护单元的电流不会太大(1mA)，这样的测试不容易对IC造成损伤。参见图4。
图4
由于ESD保护单元的击穿特性是陡峭的极限状态，任何超过其极限水平的输入电压都容易导致大电流的出现，并会在ESD单元中产生巨大的功耗，从而迅速导致毁灭性的影响。如果我们在测试中增加曲线测试仪的电流设置和功率限制值，很容易破坏ESD单元。这时，我们会看到击穿特性的突然崩溃。在此之后，该器件将显示VIN-GND GND之间的低电阻。
(在连续模式设置下，曲线测试仪的脉冲周期很长，约4ms，在大电流测试中会很快导致高能状态。)
如图5所示，通过向DUT施加脉冲电流，可以更精确地测量ESD保护单元的故障点。测量中使用的电源电压需要高于ESD保护单元的击穿电压，并且可以精确调整电流脉冲的宽度和幅度，以在不同的电流水平和脉冲持续时间下找到ESD保护单元的不同故障点。
图5
图6显示了RT7285C在25C环境温度下的电流脉冲击穿测试波形。
图6
从故障的测试波形可以计算出ESD单元所能承受的最大冲击能量：当使用6s的268mA脉冲(峰值功率7.6W)时，引起器件故障的冲击能量为47j；当使用175mA脉冲(峰值功率4.9W)11s时，导致器件失效的冲击能量约为55 J，导致器件失效的冲击能量与器件的温度高度相关。温度越高，导致故障的冲击能量越小。在任何情况下，这种EOS测试中导致器件失效的能量总是明显高于常见人体模型ESD测试中的能量。
图7显示了在上述测试中打开故障设备后的场景。ESD单元显示烧焦的痕迹，在ESD单元和地线之间的连接路径上也出现烧焦的痕迹。此外，与ESD单元相邻的上桥MOSFET区域也显示出一些损坏迹象。所有迹象表明，ESD装置区域遭受了严重的热损伤。
图7
应当注意，当IC处于非活动模式时，施加上述输入电压过应力，在非活动模式中，只有ESD单元是活动的，并且最大电流受到限制。所以对硅片的损伤比较小。
5.电源热插拔导致输入端应力过大电源热插拔导致电源IC输入端受EOS冲击的一个常见原因是电源热插拔事件，这种事件发生在启动状态的电源被引入一个系统时。该系统的输入端通常包含低ESR的陶瓷输入电容，与电源引线的电感发生谐振，可导致高压振荡信号的出现。图8显示了这样一个场景，其中电源打开，有两条引线将电源连接到应用系统，开关S用于模拟热插拔行为。
图8
出现在系统输入端的电压振荡信号的幅度与许多因素有关：电源的内阻、引线的电阻和电感、开关S的电阻、输入电容C1和C2的电容以及它们的ESR。
举个例子，假设12V电源输出电容大，电源引线长度为1.2m且电阻低，开关S的阻抗也很低。C1和C2是10 F/25V X5R 1206的MLCC。
引线的总电感约为1.5 H，其电阻包括连接器在内约为10m。两个电容在12V DC偏压下的实际总容量约为9f，各自的ESR约为5m。
图9示出了当热插入事件发生在这种输入电路中时振荡过程的模拟结果。
图9
从仿真结果可以看出，这种热插入过程引起的输入电流高达30A左右，引线电感和输入电容引起的电压振荡波形峰值几乎可以达到DC输入电压的2倍。
图10示出了同一电路的热插拔测试，其中开关S由MOSFET代替，MOSFET由脉冲发生器驱动，以使热插拔操作稳定且可重复。
图10
测试结果显示在图11的左侧：
图11
可以看出，实际热插入事件导致振荡电压峰值高于理论值，这是由MLCC输入电容在DC偏压下电容的非线性变化引起的。该特征显示在图的右侧。当电容器上的电压升高时，它的电容会减小，给它充电的电流进入更小的电容器时会得到更高的电压。在这种情况下，12V电源的热插拔事件可以导致最高30V左右的电压峰值。
现在，把同样的热插拔方法应用到RT7285CGE组成的12V到5V的标准应用电路上，然后测试这期间IC的输入电压和电流，看它会有怎样的表现。
通过缓慢增加DC电源的电压，我们可以看到由不同输入电压峰值引起的不同IC输入电流。在IC的工作模式下，IC的启动过程中会有一个峰值电流，这个峰值电流是IC的自举电路开始工作造成的，这里我们可以忽略。电源电压峰值期间进入IC的电流峰值出现在IC的ESD单元被击穿时。
VSUPPLY=11.6V，
VIN峰值=27.2V
VSUPPLY=11.9V，
VIN峰值=28.4V
VSUPPLY=12.1V，
VIN峰值=29.4V
ESD击穿电流：100mA
ESD击穿电流：532mA
ESD单元故障：电流失控，开关动作异常。
电流峰值持续时间约为1.8s，失效前通过ESD单元的能量约为0.6A * 1.8s * 29V=31J，比2kV人体模式ESD脉冲带来的能量多5倍以上。
例如，当集成电路在工作状态下受到这种输入电压过应力时，对ESD单元的损害会大得多。这是因为无限制的输入电流会导致更高的电流水平，由此产生的功率级功能错误也会带来更严重的损坏，通常会导致电源击穿，MOSFET完全烧毁。图12显示了打开盖子后的设备场景。
图12
6.不同类型ESD单元的击穿特性根据不同的IC工艺和设计，ESD单元的类型也是不同的，各有各的独特个性。
PNP ESD单元可以将击穿电压点箝位在一个相对固定的电压，性能与齐纳二极管相当。这种ESD单元通常用于DC-DC转换器的输入保护，其性能如图13所示。
25V PNP ESD单元在曲线测试仪上的性能
PNP单元的脉冲特性
PNP装置脉冲特性详情
图13
SCR(单向可控硅)型ESD单元击穿后会被箝位在很低的电压，表现出很强的折返特性。其性能见图14。
40V可控硅ESD单元在曲线测试仪上的性能
SCR装置的脉冲特性
SCR装置脉冲特性详情
图14
NPN ESD单元在击穿后也表现出返送特性，但其保持电压远高于SCR ESD单元，如图15所示。
48V NPN ESD单元在曲线测试仪上的性能
NPN单元的脉冲特性
NPN装置脉冲特性详情
图15
ESD过程是一个电流有限的短期过程，因此SCR和NPN ESD单元在高压敏感电路的ESD保护中是有效的，因为它们都具有非常低的保持电压。然而，当这些类型的ESD单元在施加DC电源时被触发时，如果它们的低维持电压低于所施加的DC电压，则会导致高输入电流，从而立即造成灾难性的损害。以下例子可供参考：
RT8470是一款老式的Buck架构LED驱动器，其输入ESD单元为SCR型。当它的ESD单元被输入端出现的短脉冲触发时，它里面的SCR会被锁定，看起来是它的输入端和地之间短路了。图16说明了这一点。
使用ESD枪(可以用气体点火器改装)给工作电源输入增加短时电脉冲。
放电过程会在输入端产生一个短期电压尖峰(约5ns)，不足以触发ESD单元。
当触发SCR型ESD单元时，它被锁定在低电压状态，相当于电源短路，产生大电流，破坏集成电路。
图16
7.消除热插拔期间电压尖峰的措施第5章已经解释了热插拔期间电压尖峰的原因。图17显示了与输入电路相关的参数：电源的内阻Ri、输电线的电感Lwire和电阻Rwire，以及低ESR的输入电容。
图17
有几种方法可以降低热插入过程中电压振铃信号的幅度：
方法：大多数电源是具有大输出电容的开关模式电源适配器。该电路的输出阻抗很低，在热插入事件发生时能快速产生大电流。如图18所示，通过增加一个共模扼流圈和一个高ESR的小电解电容，适配器的输出阻抗将会增加，谐振过程将会受到抑制。
图18
2.使用线径较小的适配器电缆来增加电缆的阻抗。为了达到良好的谐振抑制效果，电缆的阻抗应大于0.3，这样的缺点是电缆上的压降会增大。
方法：增加两根电缆之间的耦合度。两根导线之间较好的耦合可以形成相反的磁场，有助于抑制谐振。图19显示了长度为75cm、规格为18AWG的同轴电缆的模拟。根据漏电感测试结果，两根线之间的耦合度约为0.8。
图19
通过用不同类型的电缆进行测量，可以确认耦合良好的导线对谐振过程的抑制效果会更好，相应的热插过程引起的电压尖峰也会更低。参见图20。
75cm/12a WG/2.05mm实验室电缆，耦合度0.1，Rwire=0.008
75cm/18 AWG/1.02mm双芯电缆，耦合度 0.3，Rwire=0.035
75cm/18 AWG/1.02mm同轴电缆，耦合度 0.8，Rwire=0.035
图20
谐振频率为f=37khz，v峰值为30.2v.
谐振频率f=51kHz，峰值电压=25.2V
谐振频率f=91kHz，峰值电压=20.4V
方法：在输入电容上并联一个RC电路，可以抑制LC电路形成的谐振，RC电路的参数可以用以下方法计算：
RS计算公式：其中，LP是电缆的电感，CIN是系统的输入电容，是所需的抑制系数。
在上述热插入情况下，LP约为1.5 H，CIN在12V时为9f。当我们选择好的抑制效果(=1)时，RS=0.2。
抑制电容CS的值必须足够大，以避免在热插入引起的电流脉冲过程中被过度充电，其电压增量VC=IC * 1/C，其中为LP和CIN的谐振频率(实测数据约为40kHz)。由于电流脉冲的幅度为35A，为了使充电引起的电压增量小于2V，我们需要电容大于70 F。
添加100 F和0.2RC电路后，再次对上述热插入情况进行仿真。我们可以看到，谐振被完全抑制，电压过冲低于2V，如图21所示。
图21
实际上，RC抑制电路可以通过使用100 F/25V电解电容轻松实现，该电容需要与陶瓷输入电容并联。之所以这么简单，是因为大部分100 F电解电容在100kHz频率下的ESR约为0.2。
在图22的右侧电路中，输入端增加了一个100 F/25V电解电容。热插入测试表明，输入端的过冲将被完全抑制，并且不会有损坏IC的风险。
图22
8.电源IC输入端EOS的其他原因除了热插拔造成的冲击，还有其他情况可能导致电源IC输入端受到EOS攻击：
A.USB输出短路测试导致USB开关输入损坏。图23显示了典型USB开关的应用电路图。在IC的输入端附近放置了一个1f的去耦电容，电容前约10cm的铜箔路径将其与5V主电源相连。
图23
所有USB端口都需要进行短路测试。这个测试是用开关模拟的，IC在检测到短路后需要快速关断其MOSFET开关。从图23中的例子可以看出，MOSFET开关关断有一个时间延迟，因此在关断之前会有一个短时大电流流过IC。因为输入线中有一个电感，这个电感和输入端的去耦电容C2会一起谐振，所以在示波器上可以看到输入端有一个高压脉冲，很可能超过IC的最大耐受电压而损坏。
为了解决这样的可靠性隐患，可以考虑类似的热插拔风险防范措施，所以我们不得不在电路中加入类似于电解电容的RC抑制电路。抑制电路的参数计算方法类似。我们可以利用关断过程的dI/dt来计算电容值。实际上，47 F电解电容可以将电压峰值控制在6V左右，如图24所示。
图24
力成科技全新的USB电源开关系列产品，如RT9742，就考虑到了上述短路问题，大大缩短了短路状态的检测时间，在短路测试时避免了大电流。如图25所示，虽然输入电容仍然只有1F，但测试过程中IC的输入端仍然在安全范围内。
图25
B.降压转换器的反向偏置工作在强制PWM模式下的降压转换器，如RT7285C，当它通过输出端反向偏置时，将显示升压转换器的行为。
如果转换器的输出由高于预设输出电压的外部电源供电，IC内部的下桥MOSFET将从输出端汲取电流，并与上桥MOSFET一起构成升压转换器。如图26所示，该电路的输出由缓慢上升的5V电源供电，其输入端的电压将上升，最终其ESD单元将被击穿。
图26
这种电源反向偏置并不经常发生，但在有电池的系统中很容易发生。如果在某些设计中采用动态调压技术(输出电压由反馈网络调节)，如果输出电容很大，输出电压的设定突然变低，就会发生升压动作。
C.反馈网络高阻抗的两级方案两级降压方案通常包含一个第一级高压元件，将电压降低到5V以下，这样最高额定工作电压为5.5V的器件就可以作为第二级，可能为系统提供较低的电压轨。
在图27中，在第一阶段，17V电流模式降压转换器RT8297B用于将12V的电压转换为3.3V，低压差线性稳压器RT9193-25从3.3V转换为2.5V
图27
RT8297B是一款内置补偿的降压转换器。反馈电阻R1的值会影响误差放大器的增益，因此必须正确选择，以获得合适的交越频率。本例中，输出电容为22 F电容，需要高R1值来维持稳定工作，高R1值导致高阻抗反馈网络。一般情况下，这不是问题，除非你用手接触反馈网络，或者遇到PCB漏电(对地)的情况。此时FB端会受到干扰，导致输出电压升高，严重时会损坏线性稳压器。
有些电路设计人员会故意用手触摸来完成自己的测试。他们用手指触摸PCB上的不同位置，看是否会有电压抖动，从而找到布线或高电阻的敏感位置。ACOT；具有架构的降压转换器或具有GM误差放大器的电流模式转换器对反馈网络的阻抗不敏感，因此可用于此类应用。
9.用自制工具生成EOS。下面是一些自制的过应力测试工具，可以分别用来产生脉动电流、电场和磁场。
A.ESD发生器(图28)该工具由压电气体点火器改装而成。这个工具不需要电池。
图28
这个工具可以像ESD枪一样产生高压脉冲，注意不要射到自己。
下图是制作过程：
图29
制造这种工具需要拆卸压电气体点火器。先去掉金属外壳，把高压线拨到外面，用铜箔把手柄盖好，用铜箔和地线把压电陶瓷的地连起来。重新安装金属外壳，并确保它与铜箔连接良好。还可以在外壳上加一根接地线，以降低连接到测试对象时的阻抗。参见图29。
测试时不要直接攻击IC。可以在不同接地点之间攻击，也可以在电源正极与地之间攻击，也可以在电源线上串联一个电阻再攻击，获得更多不同的量化效果。
B.脉冲电场发生器，如图30所示。
图30
这个工具可以直接从ESD发生器转换而来。在高压节点上接一片铜箔，然后在高压节点和地之间加一个火花隙，如图31所示。
图31
你可以用这个工具来检查你的系统在快速变化的电场下的鲁棒性。很多高阻抗电路都会受到它的影响。
C.脉冲磁场发生器，参见图32。
图32
这种工具是通过向线圈发送电流脉冲来产生快速变化的磁场而形成的。
你仍然可以使用压电点火器来制作这个工具，但是你需要使用一个可以固定线圈的装置。在压电点火器的顶部安装一个小的同轴连接器很方便，会给连接不同的线圈带来方便。
可以用一块小小的双面PCB板作为安装连接器的底座，然后将PCB板和金属外壳焊接在一起。你还需要加一个接地的铜箔，它把气体点火器的手柄、压电元件的地线和金属外壳连接在一起。
需要调整高压线的位置，形成2~3mm的火花放电间隙。
屏蔽环的制作方法与用于EMI测试的环形天线相同。请参考应用笔记AN045。请注意，同轴线的内芯线末端应与电缆的屏蔽层焊接在一起。参见图33。
您可以使用该工具检查应用中的敏感环路，例如IC去耦环路。也可以将线圈与铁氧体磁芯耦合，将脉冲电流引入电缆，类似于共模电流测量，但此时环形线圈变成了发射器。
需要注意的是，这种工具会产生极其恶劣的脉冲干扰。请勿在敏感的数字电路附近使用。
图33
10.电源IC的损坏通常是由于输入电压过应力引起的，当电源的热插入导致过大的电压尖峰或线路电感与低ESR陶瓷电容之间的谐振时，就会发生这种情况。
当遇到超过其能量承受水平的冲击能量时，电源IC输入端的ESD单元将被损坏。引起IC损坏的EOS的能量通常比正常人体模式(HBM)ESD的能量高几倍。当ESD单元受损时，作为其载体的硅片也会受损。在大多数情况下，载体的损坏会直接导致功率级工作不正常，从而导致直通短路、功率级烧毁等问题。
具有折返特性的ESD单元在被触发后可能保持在低于工作电压的电压，这将导致在被触发后立即产生大电流。
由于热插拔事件和电源线上的谐振效应都会将电压尖峰引入IC输入，因此有必要在电源设计过程中检查这种瞬态过程，以确保在任何情况下都不会在IC输入端形成高电压。由于ESD单元的激活电压总是高于器件的绝对最大额定值，因此应用中可能出现的电压不能超过IC的绝对最大额定值，以确保ESD单元在工作过程中不会被激活。
参考资料：
电磁兼容性基础第二版，作者B. Danker
本文来源：
https://www.richtek.com/Design支持/技术文档/AN048？sc_lang=zh-CN